На главную » Дональд Томас » Логическое проектирование и верификация систем на SystemVerylog

Логическое проектирование и верификация систем на SystemVerylog

Обложка книги  «Логическое проектирование и верификация систем на SystemVerylog»

Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает освоение. Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования. Материал по языку дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации.

Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog.

Скачать книгу Логическое проектирование и верификация систем на SystemVerylog:

Советуем прочитать похожую литературу

Обложка книги  «Казнь Шерлока Холмса»

Казнь Шерлока Холмса

Давно опустевшая, предназначенная под снос Ньюгейтская тюрьма вдруг получила долгожданного...
Отзывы (0)
Вам понравилось читать онлайн книгу «Логическое проектирование и верификация систем на SystemVerylog»? Уделите пару минут, что бы оставить полезный отзыв другому читателю.
Добавить